» Từ khóa: Reg khác với Wire

Kết quả 1-1 trong khoảng 1

Thiết kế mạch logic bằng Verilog - HDL

Verilog là một trong hai ngôn ngữ mô tả phần cứng chính (gồm VHDL và Verilog HDL) được người thiết kế phần cứng sử dụng để mô tả, thiết kế các hệ thống số, ví dụ như máy tính hay linh kiện điện tử.Verilog dễ học và dễ sử dụng hơn VHDL. Verilog được chuẩn hoá theo chuẩn IEEE vào năm 1995 và 2001. Verilog rất giống ngôn ngữ C và được giới...

45 p pdu 01/08/2012 189 2

Từ khóa: giáo trình lập trình, kinh nghiệm lập trình, ngôn ngữ lập trình, Reg khác với Wire, thiết kế mạch nhân, Thiết kế mạch logic, ngôn ngữ mô tả phần cứng

Đăng nhập

Bộ sưu tập nổi bật

Bộ sưu tập Tài liệu Vật lý

19 8287
Tuyển tập các tác phẩm văn học nước ngoài...

26 11502
Bộ sưu tập Tài liệu kế toán hay

26 10150
Tuyển tập các tác phẩm văn học Việt Nam hay

24 9857
Bộ sưu tập Tài liệu ngành Hàn

22 8852

Tin nhanh

TRƯỜNG ĐẠI HỌC PHẠM VĂN ĐỒNG

Địa chỉ: Phan Đình Phùng (nối dài), Thành phố Quảng Ngãi, Tỉnh Quảng Ngãi
Điện thoại: 0553828488 - 3710569 Fax: 0553824925
Email: tttt@pdu.edu.vn - Website: http://www.pdu.edu.vn

Phát triển bởi Thư viện số